パッケージ (電子部品)

パッケージ (電子部品)の最新ニュースをまとめて検索！

電子部品のパッケージとは、電気製品を構成する個別部品の外形を構成する部分であり、通常は小さな電子部品を包む樹脂や金属、セラミックを指す。

1mm方眼紙上のチップ抵抗（3216サイズ）

アキシャルリード

電解コンデンサ

[編集] 機能・要求

電子部品を収めるパッケージの機能と要求には次のものがある。

1. 中の素子を外部からの衝撃、湿度、熱、ガス、光線などから守ること
2. 接続端子保持して外部との間で正しく信号や電源を伝えること
3. 製品の組み立てに適する形状をなすこと
4. 内部で発生した熱をすみやかに放熱すること
5. コストが安いこと
6. 検査しやすいこと
7. 製造社名、製品型番や製造番号、ピン番号といった表示を保持すること
8. 可能な限り正規製品であり、類似製品との区別を示すこと
9. 環境問題に対応すること^[1]

また、デジタル半導体に代表される高性能電子部品の多くが動作周波数が高く消費電流も大きくなるため、寄生容量や電流抵抗の小さな短く太い接続端子と放熱性の良いパッケージが求められる^[2]。携帯機器に使用される部品では小型化が求められる。

[編集] 個別受動部品

アキシャル部品とラジアル部品 こういった形態の部品はリード部品と呼ばれる。

抵抗（レジスター、抵抗器）やコンデンサ、コイル、小型トランス等が個別受動部品（ディスクリート・パーツ またはコンポーネント、discrete component）と呼ばれる。半導体部品である単品のダイオードもパッケージ形態として見れば、抵抗等と同じアキシャル部品の形態が多い。

1990年代からはプリント基板上に表面実装されるチップ部品の使用が増えはじめ、2009年現在ではアキシャル部品やラジアル部品の形態はかなり減りつつある。アキシャル（axial）と、ラジアル（radial）は、リード（導く、lead）線が取り付けられている方向の違いを表している。

[編集] 半導体部品

電気的接続については、初期には銅板をエッチングしたリードフレームとともにチップを封止した端子形（挿入形）が一般的であったが、集積度が高まり必要とする入出力端子数が増加したため、丸ピンを格子状に並べた剣山のようなPGA、端子を微小化したQFPやLCCなどが導入された。

1980年代後半以降、リードをプリント基板の穴に通さず基板表面に片面からはんだ付けする表面実装方式のパッケージが導入され、広く普及している。さらに大規模なLSIでは外部との接続が数千にもおよぶため、BGAなどの端子密度の高いパッケージを必要とする。交換する可能性がある部品はソケットによって実装することもある。

過去には、ICパッケージ上に他のICパッケージを載せる「ピギーバック」のものがあり、不揮発性メモリ内蔵のCPUなどで、ソフト開発時にメモリの交換を容易にする目的で使用された。1980年代に普及した、紫外線照射によって記憶内容を消去するUV-EPROMというメモリ半導体のパッケージには、石英ガラスの窓が付いていた。また、ICカードなどの内部情報を読み取られない「耐タンパー性」を要する用途向けの半導体部品では、1つの半導体チップ上にCPU、ROM、RAMなどの必要な論理回路の全てを含むことで、2-8本程度の外部接続端子だけ持つようにしているものがある。

パッケージの材質は、通常の温度・湿度の範囲で使うものは低価格なレジン・モールドが、また温度特性を広く必要とする工業用・軍事用や発熱が大きいデバイスではセラミックが用いられる。最近のパソコン用CPUなどでは高価なセラミックに代えプラスチックに金属のヒートスプレッダを搭載したパッケージが増えている。

2000年代に入り、有害物質を含まない封止材の使用や、鉛などの有害物質を含まないはんだで信頼性の高い接続が可能な、表面加工をされた端子が用いられるようになってきた。

CPUやチップセットといった非常に多くの端子を必要とする物では、パッケージ内部の接続にボンディング・ワイヤを使用しない「フリップチップ」接続を使用したパッケージが使われるようになった。これによりパッケージが薄く作れて必要ならヒートスプレッダが使用でき熱抵抗が低くなった。大容量DRAM等ではダイに直接半田ボールをつけてレジンモールドした製品もある。

半導体パッケージの規格にはJEDECやJEITAなどがあるが、これらの規格で分類されないメーカー独自のパッケージも数多く存在する。また、メーカーのカタログやデータシートでは、必ずしもJEDECやJEITAの規格名称が使われるわけではなく、メーカー間の表記方法も統一されていない。

以下に半導体部品のパッケージについて記述する。

TO型メタルCANパッケージの例

[編集] 挿入形 (Pin insertion type)

箱型・缶状のパッケージから、プリント基板やソケットに差し込むリード線を出した形態を基本とする。初期の集積回路を代表する形態であり、近年においてもピン数が少ないトランジスタ、IC等で使われている。

[編集] TOパッケージ (Transister Outline)

Transister Outlineの名の通り、トランジスタのパッケージ。トランジスタ以外でも電圧レギュレータや電圧レファレンス、オペアンプにも使われる。パッケージ材質としては金属、セラミック、プラスチックがある。

金属

メタルCANと呼ばれる缶状の金属に入れたもの。かつては多くの製品で使われたが現在では一部の高級オペアンプ等にしか見られない。

セラミック

形状は箱型。パワートランジスタや電圧レギュレータに使われたが最近は同形状のプラスチックに変わり減りつつある。

プラスチック

形状は箱型。小電力の製品は半円筒状。ほとんどのTOパッケージはプラスチックである。箱状のピン数が多い物は後述のSIPと同じ。5ピン以上の製品はTO、SIPどちらとも呼べる。

Cer-DIPの例(D8086)
Intelの型番では最初のPrefixで"C"がCeramic-DIP、"D"がCer-DIP、"P"がPlastic-DIPであった。

[編集] DIP

DIP（Dual Inline Package）は「ディップ」と読み、プラスチック製、またはセラミック製の本体から両側面から多数の金属製の接続端子が出て下方へ伸びた外形をしている。^[3]。

• Ceramic-DIP（セラミック・ディップ）
• Cer-DIP（サー・ディップ）
• Plastic-DIP（プラスチック・ディップ、P-DIP）

Ceramic-DIPとCer-DIPは共にセラミック製であり、熱抵抗がプラスチックより低いので放熱性が求められる製品で使用されることが多かったが、21世紀現在ではこれらは比較的少なくなっている。^{[4][5][出典 1]}。

プラスチックのものはP-DIP（ピーディップ）とも表記されることがあり、汎用ロジックICなど多様なICに使われている。^[6][7][8]

足を出す位置と間隔は、米テキサスインスツルメンツ社が米軍に製品を納入する際に定められたMIL規格に沿っていた。MIL規格が多くの点でデジタルICでの共通の規格となり、後にISO/IEC規格となった。後に登場するデジタルICのパッケージのサイズの多くはMIL規格を基準にしている^[9]

セラミック・ディップ 拡大断面図

サー・ディップ 拡大断面図

プラスチック・ディップ 拡大断面図

[編集] SIP (Single Inline Package)

パッケージの片側一列に足を出したもの。幅は狭くなるが、高さが高くなる。ICだけでなく集合抵抗にもこのパッケージがよく使われる。

[編集] ZIP (Zigzag Inline Package)

SIPの足を左右交互に曲げてピン間隔を広げたもの。SIPに比べて横幅が小さくなる。

PGAパッケージの例

[編集] PGA (Pin Grid Array)

剣山のように格子状にピンを立てたもの、特にセラミック製をCPGA（Ceramic PGA）、ソケット実装専用のプラスチック製をPPGA（Plastic PGA）と呼ぶ。一時期、パーソナルコンピュータのCPUに多く採用されていた。

[編集] 表面実装形

多層プリント基板技術の進歩と共に発展したのが表面実装型（Surface mount type）である。ダイをサブストレートに載せてワイヤ・ボンディングしたCSP (Chip size package) から、高密度に非常に多くの端子を接続するmBGA (Micro ball grid array) まで、プリント基板の多様性に伴い様々なパッケージ形態がある。現代の電子回路基板の多くは表面実装型ICを搭載している。表面実装技術 (SMT, Surface mount technology) によって回路基板上に高密度実装できるので製品の小型化とコスト低減が同時に実現出来る^[10]。以下に表面実装形パッケージを示す。

TSOP

[編集] SOP (Small Outline Package)

対向する2辺から端子をガルウイング状に伸ばしたもので、小型のプラスチック・モールドのパッケージ。QFPの2辺にのみ端子を持つ形状ともいえる。SOIC (Small Outline Integrated Circuit) やDSO、SOと呼ぶこともある。SOPの薄いパッケージ形状のものを特にTSOP (Thin SOP) と呼ぶ。

QFPパッケージの例

[編集] SOJ (Small Outline J-leaded)

リードをSOPとは逆に内側にJ型に曲げたもの。DRAMの単体ICパッケージでは、記憶容量の増大に応じたダイ・サイズの拡大をそれまでと同一のSOJパッケージに収めるため、大きくなったダイの上をポリイミド・フィルムで覆い、その上にリード・フレームを伸ばすLOC（Lead On Chip）という手法が採られるものがある^[11]。ワイヤー・ボンディングはリード・フレームのすき間からダイに行い、リード・フレームへ接続する^{[出典 1]}。

[編集] QFP （Quad Flat Package）

QFP（Quad Flat Package）は矩形本体の各辺から4方向に金属製の接続端子を延ばしたもの。SOPと同様に端子が細く長いものが多く、人が不用意に手で扱うと簡単に曲がる^[12]。このため、4つの角にバンプの付いたものがある。 QFPよりさらに低背型のものに LQFP（Low Profile Quad Flat Package）と呼ばれるものや さらに薄い TQFP（Thin Quad Flat Package）があり、放熱用にヒートスプレッダを内蔵したHQFP（Quad Flat Package with Heatspreader）がある^[13]。

[編集] PLCC (Plastic leaded chip carrier)

PLCC（Plastic leaded chip carrier）はQFPの四方の端子をJ型に曲げたPlastic製のもの。QFJ（Quad Flat J-leaded Package）とも呼ばれる。LCCと名称が似ているが全く別である。Plasticでないものや素材を限定しないものはLCC（Leaded Chip Carrier）と呼ばれることがある。QFPより実装面積が小さくでき、ソケットによる実装も比較的多い。

SOP 上面図と拡大断面図

SOJ 上面図と拡大断面図

QFP 拡大断面図 四方に端子が伸びる

PLCC 拡大断面図　四方に端子が出る

BGA

[編集] BGA (Ball grid array)

半田による小さいボール状電極（バンプともいう）をディスペンサで格子状に並べたもの。表面実装で、リフロー炉ではんだ付けをする時に使われる。 QFPと比較して多数の電極を設けることが出来る上、周囲にリードが張り出さないので実装面積を縮小できる。ただこのパッケージは外部からはんだ付けの状態を検査するのが困難である。 また、一度はんだ付けしてしまうと部分的な修正や交換は専用の設備を持つ工場でもかなり困難である。取り外す時に基板を再加熱する必要があるため、多層構造の基板や他に実装されている部品の状態によっては修理できない場合もある。はずされたBGAに再びバンプを付けるのも、専用工具が必要な上に難易度が高い。

TBGA（Tape Ball Grid Array）と呼ばれる、TAB技術によるフレキシブル基板をサブストレートに使用したBGAも存在する^{[出典 2]}。

[編集] LGA (Land grid array)

LGA

BGAのはんだボールの代わりに平面電極パッドを格子状に並べたもの。 BGAと同様にリフローはんだ付けで使われる。 また、剣山型の電極に押し付けるようにして装着する専用ソケットを用いる場合もある。 米インテル社のPentium 4/D/XE、Core2Duo用のLGA775ソケットや、AMDのOpteron用のSocket F、IBMのPOWERプロセッサ、NECのSX-8といった、2004年ごろからの交換が想定されているCPUに多く採用されている。

抵抗が銅に比べて高いはんだを使っていない、面接触であるので電力密度が高い、構造が単純なので物理的強度が高い、などが最先端CPUに採用されている理由である。最先端CPUは低電圧で大電流を流すので僅かな抵抗でも発熱する。また巨大なヒートシンクを固定する関係上、ソケット自体の強度も必要である。

[編集] LLCC (Lead less chip carrier)

Leadless Chip Carrierパッケージの例

セラミック表面に電極パッドを設け、リード線を出さないパッケージ。インテルの80286などで使われた。QFNと同じ。

[編集] TCP (Tape carrier package)

テープ・キャリア・パッケージは、ダイをキャリアテープと呼ばれるテープ状の樹脂フィルムに取り付けたものである。チップはキャリアテープ中央のデバイス・ホールに位置して、周囲からは接続線である細いインナーリードによって保持される。インナーリードは周囲に広がるに従って太くなり接続性の良い太いアウトリードとなってキャリアテープに張り付き固定されている。インナーリードとアウトリードはQFP同様に四方に出るのが一般的である。キャリアテープは写真フィルムのようにスプロケット・ホールが開いていて扱い易くなっている。^[14]この実装方法をTAB（Tape Automated Bonding）と呼ぶ^{[出典 2]}。

[編集] COB

チップ・オン・ボード（Chip on board）は、ベア・チップをワイヤ・ボンディングによってプリント基板上に直接実装する方法である。ボンディング後、樹脂によって封止する。簡単安価ではあるが信頼性は低く、低価格な製品にのみ使用される^{[出典 2]}。

[編集] COF

チップ・オン・フィルム（Chip on film, Chip on flex）は、COBの実装対象を硬質のプリント基板から薄く柔軟なフィルム基板に換え、ベア・チップをフレキシブル基板に直接実装して、主に異方性導電性フィルムのようなACM（異方性導電材料）によって接続したものである。ワイヤ・ボンディングによる接続もなされたが今ではほとんどがACMである^{[出典 2]}。

[編集] COG

チップ・オン・グラス（Chip on Glass）は、COFの実装対象をフィルム基板からガラス基板に換え、主に異方性導電性フィルムのようなACM（異方性導電材料）によって接続したものである。液晶表示用ガラス基板にドライバICを実装するのに使用される^{[出典 2]}。

CSP

リードフレーム付きのCSP

[編集] CSP (Chip size package)

内蔵する半導体チップと同じか少し大きめ程度の超小型パッケージ。ダイをインターポーザー (Interposer) に実装しワイヤ・ボンディングかフリップチップによって接続する。端子はBGAかLGAが多い。端子間隔が0.8mm以下のBGA形状かLGA形状のものはJEITAのパッケージ名称のFPGAかFLGAに分類される。またBGAのものは、JEDECのパッケージ名称ではDSB (Die size BGA) に分類される。

[編集] MCP

MCP（Multi Chip Package）は、複数のベアチップを1つのパッケージ内に封入し、内部で配線を接続したものの総称である。内部で重ねられている場合と並べられている場合がある。重ねる場合には放熱に留意され、パッケージの薄型化が求められるものではダイを通常より多くバックグラインドしてメーカーによっては重ねられたもののみを指す場合がある。パッケージとしては通常のBGAやQFPなどの形をとるため、外観からはMCPであるかどうかの見分けが困難なものが多い。

[編集] MCM

MCM（Multi Chip Module）は、複数のベアチップを1つのパッケージ内に封入し、内部で配線を接続したもの。MCPの一種であるが、主にベアチップを2次元的に配置しボンディングワイヤーでチップ同士を配線したものを指す。パッケージサイズ/コストの面で3次元構造の方が優位とされる。

車載回路やRF回路などの信頼性や耐熱性が求められる分野では、セラミックス基板上にベアチップや受動素子を配置したものもある。アナログ回路が主である従来のハイブリッドICと呼ばれていたものに、ベースバンド処理やMCU等の比較的規模の大きいディジタル回路チップをセラミック基板上に混載したものである。^[15]

[編集] SiP

SiP（System in Package）は構造としてはMCPとほぼ同義。 コンピュータシステムを例にとれば、従来はCPUやRAM/ROMなどをプリント基板上で個別に実装していたのに対し、1つのパッケージ内に複数のベアチップを内蔵しバンプなどにより結線を行うものであり、システム全体を1つのパッケージに収めたものという意味である。MCMと異なり3次元的にベアチップを重ねた構造を指すことが多い。積層配置は、ダイを貫通するビアを造らなくてはならない、ダイ裏面を薄く研磨加工しなければならない、高発熱のチップを混載する事ができないなど、技術的やコスト的な制約が多い。その為、MCMとSiPのそれぞれの特性を活かした、サブストレート基板にベアチップを水平配置する妥協案とも言える実装も多い。

PoP
A:SoCチップ B:フラッシュ・メモリー・チップ
1.インターポーザー/サブストレート 2.はんだボール 3.基板

[編集] PoP

パッケージ・オン・パッケージ (Package on Package) とは複数のパッケージを積層して基板上に実装すること。普通はインターポーザーを使用したパッケージ間をはんだボールによって接続される。実装面積を減らすとともに配線長を短縮でき、KGDも検査できる。

[編集] 関連用語

COT

チップ・オン・テープ（Chip on tape）は、ベア・チップの供給方法の1つであり、チップがテープに連続して貼り付けられ、リールに巻き取られた形態で需要者へ供給される。

Fine pitch

ファイン・ピッチとはJEDECとJEITAのパッケージ分類の1つで、BGAとLGAで端子間隔が0.8mm以下のもの、又はQFPで端子間隔が0.5mm以下のものを、それぞれFBGA、FLGA、FQFPと分類される。「F」で表わす。

KGD (Known Good Die)

パッケージ化されていないダイの状態で良品保証されたものである。通常はパッケージ後に行なわれるバーンインといった出荷検査に合格した良品である事が保証されているダイであり、主にMCM用やSiP用に必要とされる。

QFN

クアッド・フラット・ノウリード・パッケージ (Quad flat no lead package) とはLLCCと同じ。底面の四辺に端子が並ぶ表面実装パッケージ。底面だけに端子面があるものと、底面とそれに続く側面にも端子面が露出しているものがある。

インターポーザ

インターポーザ (Interposer) は上面にベア・チップを搭載し下面に端子を備えるプリント基板。

ウインドウ

ウインドウ (Window) とはパッケージに窓が付いているもの。JEITAでは「D」で、JEDECでは「C」で表わされる。

ウエハーレベルCSP

ウエハーレベルCSP (Wafer level CSP) とはウエハーの状態で保護膜、端子、配線加工を行い、その後切り出したもの。

ウルトラ・ファインピッチ・パッケージ

ウルトラ・ファインピッチ・パッケージ (Ultra fine pitch package) はJEITAとJEDECの分類の1つで、端子間隔が0.25mm以下のパッケージのこと。

ウルトラ・シン・パッケージ

ウルトラ・シン・パッケージ (Ultra thin package) はJEITAとJEDECの分類の1つで、パッケージの基板上での取り付け高さが0.50mm以上0.65mm以下のパッケージのこと。「U」で表わされる。

エクストリームリイ・シン・パッケージ

エクストリームリイ・シン・パッケージ (Extremely thin package) はJEITAとJEDECの分類の1つで、パッケージの基板上での取り付け高さが0.50mm以下のパッケージのこと。「X」で表わされる。

サブストレート

インターポーザーの事。主にマイクロプロセッサやチップセットでこの呼称が使われる。

シュリンク・ピッチ

シュリンク・ピッチ (Shrink pitch) とはJEITAとJEDECの分類の1つで、DIP、ZIP、PGA、SOPのパッケージで端子間隔が基本のものより狭いものをさす。SDIPは1.775mm、SZIPは1.775mmまたは1.25mm、SPGAは1.27mm、SSOPは1.00、0.80、0.65、0.50、0.40mmをそれぞれ示す。「S」で表わされる。

スタックト・パッケージ

CSPのようなダイに近いサイズで複数のダイを積層することで実装面積とパッケージ容積を極限まで減らそうとしたもの。フリップ・チップやCSPで使用されている技術を応用することで、幾層ものダイ同士を積層して上下間はTSVやワイヤ・ボンディングで結線する。ダイサイズよりかなり大きくなるが、TBGAを積層することでも実現できる。

ハンダ・ボール

BGAやフリップ・チップでの接続に微小な半球状のはんだが使われる。欧州でのRoHSによる鉛規制後は、無鉛ハンダの使用が求められるようになっている。

バンパー

QFPパッケージなどの端子の曲がりやすいパッケージの四隅に付けられた端子保護のためのツノ状の部分。普通は本体と同じくモールド樹脂で作られる。バンプとも呼ばれる。

フライング・リード

TAB技術などでチッブと接続するのにインナーリードが弧を描いている部分。

フリップ・チップ接続

フリップ・チップ接続（Flip chip bonding）は、ダイの配線層面の接続パッドにあらかじめはんだボールによるバンプを付けておきチップを裏返して基板に実装する、IBMが開発したC4（Controlled Collapse Chip Connection）方式^{[出典 3]}と、ワイヤー・ボンディング用の金線でボンディング・ボールのみをダイの接続パッドに残置しておく金バンプ方式がある。C4方式では半田ボールとの間にアルミ再配線層やチタンやプラチナによるバリアメタル層が必要となり高コストであるため、金バンプ方式が一般的である。いずれもアンダー・フィル剤で基板とダイの間を埋めて固定する^{[出典 4][16]}。

ベリー・シン・パッケージ

ベリー・シン・パッケージ (Very thin package) はJEITAとJEDECの分類の1つで、パッケージの基板上での取り付け高さが0.80mm以上1.00mm以下のパッケージのこと。

ベリー・ベリー・シン・パッケージ

ベリー・ベリー・シン・パッケージ (Very-very thin package) はJEITAとJEDECの分類の1つで、パッケージの基板上での取り付け高さが0.65mm以上0.80mm以下のパッケージのこと。

リード・フレーム

リード・フレーム (Lead frame) とはDIPパッケージなどのインターポーザを使用しないパッケージでリード端子とダイの保持を行なう金属線の集まりのこと。ダイの保持部分はグランド端子が担当する^{[出典 5]}。

[編集] その他

[編集] 端子

はんだによる接続性を良くするため、端子には、錫メッキや半田メッキが行われている部品が多い。 また、ソケットのような圧接による接続点には金メッキを施して、金属酸化膜による抵抗を下げたり導通不良を防止したりしている。

[編集] 部品内蔵プリント基板モジュール

多層プリント基板の製作過程で微小な部品を基板内部に埋め込んでしまう「部品内蔵プリント基板モジュール」という構想が存在する^{[出典 2]}。

[編集] 注記

1. ^ はんだに含まれる鉛が環境問題となるため鉛フリーはんだが求められ、その他の電子部品特有の有害物質も排除や削減が求められている。
2. ^ 特殊な課題としては、微細化したデジタル半導体の中にはパッケージ中の放射性物質から放射される中性子によってソフトエラー起こすため、この削減のためにパッケージ材料の純度を上げることで放射性物質の排除が求められる。
3. ^ DILとも呼ばれ、その外形から「ムカデ」「ゲジゲジ」とも呼ばれる
4. ^ パッケージ素材としてのセラミックはプラスチックに比べて、今でも放熱性が求められる製品で使用されることが多い。DIP形状でセラミックの使用割合が減っているのは20ピン前後のICの多くがそれ程、放熱を求められない傾向があるためと考えられる。
5. ^ Ceramic-DIPは歴史的には金属封止のパッケージの次に多ピン用パッケージとして開発された。あらかじめ金属製リード・フレームとセラミックの本体から成るパッケージの形状が完成した状態で、ダイの実装とワイヤ・ボンディングが行われ、不活性ガス中で金属板のフタによって封止されていた。その後、登場したCer-DIPでは、ダイの実装は裸のリード・フレームの上であり、ワイヤ・ボンディングの後、上下2枚のセラミック板で挟んで間を低融点ガラスで封止を行った。
6. ^ P-DIPが登場してもしばらくは、Cer-DIPがEEPROMの消去用紫外線を透過させる石英ガラス窓を上面に設けたものでは、一般的なパッケージだった。
7. ^ 素材がプラスチックでは出荷後の使用環境が高湿度であれば内部にゆっくりと水分が浸透するため、出荷後1年から数年ほどで内部の金属が腐食して機能しなくことがある。高コストをいとわず高信頼性を求める製品ではセラミック素材が選ばれる。
8. ^ DIPに限らずセラミックのパッケージではダイを強固にセラミック上に固着させると温度変化によって膨張・縮小した時に互いの膨張係数が大きく異なるためにダイが断裂する場合がある。これはCSPでも強固なサブストレートに固着させると同様であり、常にこれらの間には銅や高分子化合物の介在物で温度変化による変形を受け止めるようになっている。
9. ^ MIL規格では「0.1インチ ＝ 2.54mm ＝ 100MIL」を長さの基本単位としていたため、21世紀に入って広がっている微小な表面実装用部品でのミリ単位の基準を除けば、デジタルICでの尺度の多くに今でもこの2.54mmの基準が残っている。
10. ^ 従来型のピン挿入型では基板の裏面には部品を実装できない点だけとっても、表面実装による実装密度の向上が期待される。表面実装部品は部品自体が小型化されると共に基板上のはんだランドもそれに応じて通常小さくなり、相乗的に基板上の占有面積（フットプリント）が小さくなる。一般に基板のコストは配線層数と面積に比例するため、表面実装は基板コストだけ見ても低減でき、装置の小型化は筐体コストのような他のコスト削減にも寄与する。また、部品や接続端子の小型化や配線長の短縮は高周波回路における動作特性の向上に寄与する一方、配線幅の細線化は全く逆の効果をもたらす。高消費電力の部品を高密度集積することは放熱に工夫が必要となり、部品の寿命を縮め製品不良の原因となる。
11. ^ DRAMでLOCが一般的になったのは、16MBの世代からである。
12. ^ トレイの移し替え時には、専用のエアーピンセットを使用してパッケージ本体上面だけで吸い上げるが、それでも曲げてしまうことがある。
13. ^ LQFPは1.4mm程度、TQFPは1.0mm程度の厚みとなり、HQFPでは元のQFPと同等かより厚い3mm強となる。LQFP、TQFP、HQFPのリードピッチには 0.4、0.5、0.65mm や中には0.80mm のものなどいくつか存在する。
14. ^ TCPは基本的にフリップチップで、シリコンとヒートシンクを直接密着させた最初のパッケージ形態である。
15. ^ MCP/MCMの1種に、以前からハイブリッドICと呼ばれるものがある。ハイブリッドICではICチップや多数の個別部品を基板上に実装してカバーで覆ったものであり、古典的なSiPともいえる電子部品である。また、フレキシブル基板をサブストレートとして使用して、2個や3個、又はそれ以上のダイを実装して折り畳むことでCSPに近いサイズのMCMとするものもある。この方式では折り畳む前に信号接続が可能なのでKGDの検査が行え、パッケージ完成前に不良品の交換が可能になる。
16. ^ インテルが開発したBBUL（Bumpless build-up layer）は、それまでのC4バンプ接続層を省略して、ダイをサブストレート基板に直接装着するパッケージである。これで接続端子の高密度化、20GHz以上の導通が可能な低インダクタンス、1mm厚のサブストレートを実現した。

[編集] 出典

1. ^ ^{い ろ} 菊池正典著　『半導体のすべて』、日本実業出版社、2006年8月10日初版発行、ISBN 4534041098、166-168頁
2. ^ ^{い ろ は に ほ へ} 沼倉研史、E. Jan Vardaman著　『半導体パッケージのできるまで』、日刊工業新聞社、2005年12月12日初版1刷発行、ISBN 4526055581
3. ^ 水野文夫、鷹野致和著　『半導体がわかる本』　オーム社　2006年6月20日第1版第1刷発行　ISBN 4274202534
4. ^ 菊地正典監修　『半導体製造装置』　日本実業出版社　2007年4月20日初版発行　ISBN 9784534042170
5. ^ 日経エレクトロニクス 2007年11月26日号 増刊「半導体パッケージ 各社独自名称が乱立, 整理して間違いを防ぐ」 p.129-p.139

[編集] 関連項目

• 集積回路
• 汎用ロジックIC
• CMOS
• TTL