MOSFET

MOSFETの最新ニュースをまとめて検索！

n型MOS FET 縦構造

MOSFET（モスフェット、Metal-Oxide-Semiconductor Field-Effect Transistor)は、電界効果トランジスタ(FET)の一種で、LSIの中では最も一般的に使用されている構造である。ユダヤ系のJulius Edgar Lilienfeldが考案。「モス・エフイーティー」と呼ばれたり、「MOS-FET」と記述されることもある。材質としては、シリコンを使用するものが一般である。IGMOS（Insulated-Gate FET）やMISFET（Metal-Insulator–Semiconductor FET）がMOSFETとほぼ同義で用いられることがある。

[編集] MOSFETの構造と特徴

現在のMOSFETは、通常p型のシリコン基板上に作成される。n型MOS(NMOS)の場合、p型のシリコン基板上のゲート領域にシリコンの酸化膜とその上にゲート金属を形成し、ドレイン・ソース領域には高濃度の不純物をイオン注入し、n型(n⁺型)の半導体にする。

p型MOS(PMOS)の場合は、p型のシリコン基板にイオン注入でn層の領域を作成し、n型の注入領域中のゲート領域にシリコンの酸化膜とその上にゲート金属を形成し、ドレイン・ソース領域には高濃度の不純物を再度イオン注入し、p型(p⁺型)の半導体にする。

特徴としては、空乏層による疑似交流キャパシターのみを持つバイポーラトランジスタや他の構造FETと比べ、ゲートの下に絶縁層を持つ関係上キャパシターを構造的に抱えているため動作速度が遅い点・トランスコンダクタンス（gm）が低い点などが問題であるが、ゲート電流がほぼ0である事に加えプロセス工程が容易であるため、一部の高周波用素子を除き、現在の集積回路やアナログ回路のほとんどはMOSが使用されている。

近年では、プロセスの発達により、ゲート長を小さくし、ゲート絶縁体の厚さを薄くすることや、SOI技術の使用により、動作速度やgmの問題を解消しつつある。実際に、これまでガリウムヒ素のFETが使用されていた、数GHzのアナログ回路でもシリコンのMOSを利用したものが製品化されてきている。

現在シリコンMOSにおいては、ゲートは金属ではなくポリシリコンによって形成することが一般的である。しかしながら、2007年にIntelはHigh-K絶縁膜とMetal gateとの組み合わせを45nm世代のプロセスに採用すると発表した。

[編集] MOSFETの動作

理論的にn型とp型の違いはドレイン-ソース間の電流に寄与するキャリアの違いだけなので、ここではn型についてのみ扱う。

図2 線形領域時の状態

図3 飽和領域時の状態

MOSFETではゲートと基材（substrate）の間に構成されたキャパシターにより、ゲートに正電圧が印加された場合、p型のサブストレートと絶縁層の境界面に電子を引き寄せドレイン-ソース間に反転層（n型）を作り上げる事でソース-ドレイン間を高コンダクタンスにする。ドレイン-ソース間電圧が比較的低く、ゲート-ドレイン間の電圧がしきい値を超えている状態；すなわちゲート-ソース間電圧からしきい値電圧を引いた値より低い状態においてはこの反転層がドレイン-ソース間にまたがり、さながら抵抗そのものの働きをし、この状態を線形領域と呼ぶ（図2）。線形領域においてはゲート電圧に比例して反転層が厚みを増すため、コンダクタンスがゲート電圧に比例して上がる。一方、ゲート-ドレイン間電圧がしきい値電圧を下回るとドレイン領域近辺には反転層が形成されなくなる（ゲート-ドレイン間電圧がしきい値電圧となった状態をピンチオフと呼ぶ）。この状態（ピンチオフ以降）を飽和領域と呼び、MOSのコンダクタンスは反転層の長さによって一定に決まる（図3）。この状態では定電流源として扱われる。反転層の長さはゲート-ドレイン間電圧によってその後も変わり続けるため、コンダクタンスもそれに応じて変化する。これをチャネル長変調効果と呼び、バイポーラトランジスタのアーリー効果に相当する。

[編集] 電気的特性を示す諸特性（大信号）

MOSFETの回路図記号

ドレイン-ソース電圧（以下Vds）、ゲート-ソース電圧（以下Vgs）としきい値（以下Vt）の関係から、MOSの動作領域は4つに大別される。

カットオフ： $V g s - V t < 0$ ： $(V g s < V t)$

線形領域： $V d s < V g s - V t$

飽和領域： $V d s > V g s - V t$

ブレイクダウン： $V d s > B V$

$B V$ ：ブレークダウン電圧

それぞれにおいて、ドレイン電流（以下Id）は下記のように理論式（実験式ではない）が求められている。

カットオフ：

$I d = 0$

線形領域：

$I_d = K' \frac{W}{L} [ ( V_{gs} - V_t ) V_{ds} -\frac{1}{2} V_{ds}^2 ]$

飽和領域：

$I_d = \frac{1}{2} K' \frac{W}{L} ( V_{gs} - V_t ) ^2 ( 1 + \lambda V_{ds} )$

ブレークダウン：

$I d$ ：主要原因の現象により異なるが、一般に素子破壊に至るまで電流が増加すると扱われている。

$K' = μ n C O X$ ：n型MOSの場合

$K' = μ p C O X$ ：p型MOSの場合

$C O X$ ：単位面積あたりのゲート酸化膜容量

$μ n$ ：電子の移動度

$μ p$ ：正孔の移動度

$λ$ ：チャネル長変長係数

[編集] 電気的特性を示す諸特性（小信号）

小信号特性は等価回路上に規定された各パラメータが下記のように理論式が求められている。

$g_m = \frac{d i_d}{d v_{gs}}$

$g_{ds} = \frac{d i_d}{d v_{ds}}$

$g_{mbs} = \frac{d i_d}{d v_{sb}}$

$C g s = C g s i + C g s o v$

$C g d = C g d i + C g d o v$

$C s b = C s b i + C s b j$

$C d b = C d b i + C d b j$

$C * * o v$ : オーバーラップキャパシタンス

$C * * j$ : 接合容量

$C * * i$ は固有容量（intrinsic capacitance）を表し、その値は動作領域により下記のように変化する。

カットオフ：

$C g b i = W L C o x$

$C g s i = C g d i = C b s i = C d b i = 0$

線形領域：

$C_{gsi} = \frac{1}{2} W L C_{ox} ( 1 + \frac{1}{3} \frac{V_{ds}}{V_{dsat}} )$

$C_{gdi} = \frac{1}{2} W L C_{ox} [ 1 - ( \frac{V_{ds}}{V_{dsat}})^2 ]$

$C_{bsi} = \frac{1}{2} n W L C_{ox}$

$C_{bdi} = \frac{1}{2} n W L C_{ox} ( 1 - \frac{V_{ds}}{V_{dsat}} )$

飽和領域：

$C_{gsi} = \frac{2}{3} W L C_{ox}$

$C g d i = 0$

$C_{bsi} = \frac{1}{2} n W L C_{ox}$

$C b d i = 0$

[編集] チャネル (channel) の極性による分類

MOSFETの場合、基本的にソース・ドレイン端子に金属（アルミなどの配線層）を接合する。その際に接触抵抗を下げる目的で、比較的高濃度の不純物を打ち込む。打ち込む不純物が n 型（p 型シリコン基板に対しては、III価の物質（B：ホウ素など））の場合、その部分は n+ 型（n ウェル）、不純物が p 型（n 型シリコン基板に対しては、V価の物質（P：リンなど））の場合は p+ 型（p ウェル）と呼ばれる。

不純物を打ち込まなくても接触抵抗が十分に低い場合は不純物を打ち込む必要がなく、結果 p, n どちらにも属さない。これはアンバイポーラ・トランジスタと呼ばれる。この素子は、ゲートにマイナスの電圧（対ソース）を加えてもプラスの電圧を加えても、しきい値以上であれば電流を流す。

1980年代中頃までのメモリICやロジックICには、当時の集積技術の問題から p,n 両方を堆積する事が難しかったために、抵抗などでCMOSの片側を代用したp-MOS・n-MOSが用いられた。出現当初は製造しやすかったp-MOSが主力だったが、後に移動速度の速い電子をキャリアとするn-MOSが主力となった。

1980年代初めに標準ロジックICがCMOS構造で作られた。1990年代には電気的特性がアナログでの実用レベルに到達したのと、システムLSI等で論理回路とアナログ回路が混在して集積されるようになった関係でアナログ回路もCMOSで製作されるようになった。

[編集] パワーMOSFET

MOSFET のうち特に大電力のスイッチング用に設計されたものである。バイポーラパワートランジスタに比べて、電圧駆動形素子であるので駆動回路の電力が小さい。また、多数キャリアデバイスであり、本質的に高速スイッチングが可能で、スイッチング損失も少ない。しかし、耐圧が高くなるにしたがってオン抵抗が高くなるという問題がある。

2000年代に入り、トレンチゲート・擬平面接合などの構造の工夫により、高耐電圧化、オン抵抗・スイッチング損失の低減をともに満足するものも開発された。さらに、2006年現在、超接合構造を用い、シリコンの理論的限界を超える低損失のものも開発されている。

[編集] 型番

日本におけるFETの型番は

2SJxxx PチャネルFET
2SKxxx NチャネルFET

というように番号が付けられているものが多い。混合（周波数変換）、利得調整などの目的で2個のゲートを持つ品種があり、その場合は3で始まる番号が付けられている。メーカーにより電流・電圧定格が判るような独自の型番をつける場合がある。

[編集] 関連項目

EKV MOSFET Model

[編集] 参考図書

最新FET(電界効果トランジスタ)規格表各年度版（CQ出版社） - 1968年版（初版）から1986年版までは個別特性図が付いていた。1987年版から個別特性図ははずされた。1994年版から初期のFETの規格が外された。
S. M. Sze, Semiconductor devices, physics and technology, John Wiley & Sons, New York, 1985.

フリー百科事典『ウィキペディア（Wikipedia）』 Text is available under GNU Free Documentation License.

最終更新 2009年10月31日 (土) 09:07 （日時は個人設定で未設定ならばUTC）。
【MOSFET】変更履歴