UltraSPARC T1

UltraSPARC T1の最新ニュースをまとめて検索！

サン・マイクロシステムズ'のUltraSPARC T1マイクロプロセッサ（2005年11月14日 の発表までは開発 コードネーム "Niagara" として知られる）は、マルチスレッド・マルチコアの CPU である。サーバのエネルギー消費を下げるべく開発されており、1.4 GHz で 72 ワット の電力を消費する。

T1 は全く新しく設計されたSPARC マイクロプロセッサの実装で、UltraSPARC Architecture 2005 specificationに準拠し、 完全な SPARC V9 命令セットを実行する。Sun はこれまでに UltraSPARC IV および UltraSPARC IV+ という二つのマルチコアプロセッサを開発したが、T1 はサンにとって最初のマルチコアかつマルチスレッドのマイクロプロセッサである。 T1 マイクロプロセッサは 4コア、6コア、8コアのものが提供されており、各コアは 4 つのスレッドを同時に扱うことができる。すなわちプロセッサ全体で 32 スレッドを並行して処理することが可能である。

サンのハイエンドの SMP システム同様、UltraSPARC T1 もパーティション化して動作することができる。すなわち、複数のコアに一つないし複数のプロセスやスレッドを動作させ、その他のコアがシステムの残りの処理を実行するよう分割することができる。

[編集] CPU コア

Pipeline UltraSPARC T1

UltraSPARC T1 は、マルチスレッドの特殊用途のプロセッサとして、ゼロから設計され、そのため高い性能を得るための完全に新しいアーキテクチャを導入している。各コアに可能な限り高い能力を持たせ最適化を行うのではなく、サンの目標は可能な限り多くのスレッドを並行に動作させ、各コアのパイプラインの使用率を最大にすることであった。

T1 のコアは、8つのコアを同じダイに収められるようにするため、現行のハイエンドプロセッサほど複雑ではない。コアはアウトオブオーダー実行の機能や、大きなキャッシュメモリを持っていない。キャッシュミスはデータがメインメモリからフェッチされるまでの待ち時間につながるため、シングルスレッドプロセッサのパフォーマンスは、大規模なキャッシュに大きく依存している。キャッシュを大きくすることでキャッシュミスの確率を下げることができるが、キャッシュミスの影響の大きさは同じである。

T1 のコアはマルチスレッド化によりこのキャッシュミスの問題を回避する。各コアはバレルプロセッサであり、つまりサイクルごとに利用可能なスレッドを切り替える。キャッシュミスなどの長いレイテンシのイベントが発生すると、そのスレッドはバックグラウンドでデータがキャッシュにフェッチされるまでの間、実行の順序から外される。長いレイテンシのイベントが完了すると、スレッドは再び実行できるようにされる。パイプラインを複数のスレッドで共有することにより各スレッドの処理は遅くなる可能性があるが、各コアの全体的なスループット（および利用率）は大きく向上する。またこれによりキャッシュミスの影響を大幅に削減することができ、T1 は小さなキャッシュで高いスループットを維持することができる。キャッシュの量は作業中のデータのすべてを保持できるほど大きい必要はなくなり、各スレッドの最近のキャッシュミスの分だけでよい。

ベンチマークでは、このアプローチは Java アプリケーションサーバや、Enterprise Resource Planning(ERP)アプリケーション、電子メールサーバ(たとえば Lotus Domino)、Webサーバといった商用の(整数の)マルチスレッドによるワークロードでは非常にうまく機能することが示された。これらのベンチマークは、UltraSPARC T1 の各コアは 2001年ごろのシングルコア、シングルスレッドの UltraSPARC III より強力であり、さらにチップ同士で比較した場合、マルチスレッドの整数演算による負荷では他のプロセッサを圧倒することを示した。

2005年12月のリリースの時点で、シングルチップ、8コア、32スレッド、1.2GHzの UltraSPARC T1 サーバは、2ソケット、4コア、8スレッド、1.9 GHz の IBM POWER 5サーバや、4ソケット、8コア、16スレッド、 3.0 GHz の Intel Xeon "Paxville MP" サーバと同等の性能を示し、4ソケット、4コア、4スレッド、1.6 GHz の Intel Itenium サーバを上回る性能を発揮した。議論の余地はあるが、これにより UltraSPARC T1 は、マルチスレッドの商用のワークロードについて考えた場合には、世界でもっとも強力な商用サーバ用の汎用プロセッサになったと言えるだろう。

[編集] 搭載システム

T1 プロセッサーは以下のサンと富士通の製品に搭載されている:

• Sun SPARC Enterprise T1000 と T2000 サーバ
• Sun Fire T1000 と T2000 サーバ
• Netra T2000 サーバ
• Netra CP3060 ブレード
• Sun Blade T6300 サーバモジュール

[編集] 対象の市場

このマイクロプロセッサは能力が他のものとは異なり、特定の市場向けを対象としている。

ハイエンドの数値演算や、超ハイエンドのパフォーマンスアプリケーション用途ではなく、このチップは Webサーバや、中間層の Java, ERP, CRM アプリケーションサーバなど、多数のスレッドを頻繁に利用するようなネットワークに接し、高い能力を求められるサーバを対象としている。UltraSPARC T1 設計の制限の一つは、一つの FPU が 8つのすべてのコアで共有されていることであり、このため T1 は多数の浮動小数点演算を実行するアプリケーションには不向きである。しかし、プロセッサーの意図する市場は通常はそれほど多くの浮動小数点演算を用いないため、サンはこれが問題になるとは考えていない。

Web やアプリケーションの処理以外に、UltraSPARC T1 は多数のユーザーアカウントを持つ小さなデータベースアプリケーション(言い換えると１つの処理は軽いが高多重度)に適している可能性がある。サンの顧客の一つは、UltraSPARC T1 で動作する MySQL アプリケーションが、AMD Opteron サーバより 13.5 倍高速であることを示す結果を公表している。 ^[1]

[編集] 仮想化

T1 はハイパーバイザ権限による実行モードをサポートする最初の SPARC プロセッサである。SPARC ハイパーバイザはこのモードで動作し、T1 システムをそれぞれがオペレーティングシステムのインスタンスを実行可能な 32 個の論理ドメインに分割することができる。

現在、Solaris とLinux がサポートされており、FreeBSD サポートが現在開発中である。 ^[2]

[編集] ソフトウェアライセンスの問題

伝統的に、Oracle Databaseのような商用のソフトウェアスイートは、ソフトウェアが動作するプロセッサの個数により顧客に対して課金を行っている。2006年はじめ、オラクル はプロセッサ係数(Processor Factor)を導入しライセンスモデルを変更した。T1 のプロセッサ係数は 0.25 であり、8コアの T2000 は 2 CPUのライセンスしか必要でない。 ^[3]

2006年第3四半期には、IBM がバリューユニット価格(Value Unit, VU)の概念を導入した。T1 の各コアは、標準の 100PVU/コア ではなく30 PVU となっている。 ^[4]

[編集] T1の欠点

T1 はユニプロセッサのシステムでしか利用できず、大規模のエンタープライズ環境での垂直方向のスケーラビリティが限定されている。サンは後継の Victoria Falls プロセッサ でこの問題を解決することを表明した。 ^[5]

[編集] "Rock" プロセッサ

UltraSPARC T1 はシングル CPU システムのみを対象として設計されており、SMP で使用できない。Rock などの将来のサンのチップ・マルチスレッディング(Chip multithreading; CMT)対応 UltraSPARC プロセッサは、複数チップのサーバアーキテクチャに対応する。Rock プロセッサはデータベースのような伝統的なデータ処理のワークロードを対象としている。従って、Rock は UltraSPARC T1 や T2 の置き換えではなく、UltraSPARC IV などのサンの SMP プロセッサの後継とみなされている。

Rock は UltraSPARC T1 と異なり、浮動小数点の処理を対象としている。サンは公式に hardware scoutと呼ばれる、Rock プロセッサのマルチスレッドのハードウェアをプリフェッチに用いる機能を公開している。これはアウト・オブ・オーダー実行の機能の一部である。

[編集] UltraSPARC T2 プロセッサ

コードネーム Niagara 2 として知られた、UltraSPARC T1 の後継となるプロセッサは、コアあたり8スレッドをサポートし、各コアが専用の FPU を持っている。つまり8コア/プロセッサ×8スレッド/コア=64スレッドを同時実行可能である。

[編集] UltraSPARC T2 Plus プロセッサ

2007年2月、サンは年次のアナリストサミットにおいて、"Victoria Falls" というコードネームの第3世代ハードウェアマルチスレッディング設計^[6]のプロセッサが、2006年10月にテープアウトしたことを発表した。2ソケットのサーバ(2U)は 128 スレッド、16 コア、を備え、UltraSPARC III に対して 65 倍高い性能を持っている。 ^[5]

HOT CHIPS 19 カンファレンスにおいて、サンは Victoria Falls が 2-way および 4-wayになることを発表した。従って、1台の 4-way SMP サーバは同時に 256 のハードウェアスレッドをサポートする。 ^[7]

2008年04月09日、サンと富士通は Victoria Falls のコードネームで知られる「UltraSPARC T2 Plus」を搭載した2CPU型サーバ「SPARC Enterprise T5140」と「SPARC Enterprise T5240」を発表した。T5140は1U、T5240は2Uのサーバ筐体である。出荷開始は、2008年4月中旬を予定。^[8][9]

[編集] Niagara 3 プロセッサ

2006年10月、サンは Niagara 3 が 45nm プロセスで製造されることを公表した。スレッド数、コア数、メモリバンド幅も増加する。

[編集] オープンな設計

2006年3月21日、サンは UltraSPARC T1 プロセッサの設計を、GNU General Public Licenseライセンスの元で、OpenSPARC プロジェクトにより公開した。公開された情報には、下記のものが含まれる：

• UltraSPARC T1 設計のVerilog ソースコード
• 検証ツールスイートおよびシミュレーションモデル
• ISA 仕様 (UltraSPARC Architecture 2005)
• Solaris 10 OS シミュレーションイメージ

[編集] 参考文献

[編集] 外部リンク

• Sun Microsystems' official UltraSPARC T1 Processor information(英語)
• サンの OpenSPARC ホームページ(英語)
• OpenSPARC T1 Project home(英語)
• Sun Intros Eight-Core Processor – By Jessica Davis, Electronic News, 14 Nov 2005 (英語)
• Sun’s Big Splash by Linda Geppert, in IEEE Spectrum, January 2005 (英語)
• Niagara, a 32-way Multithreaded Sparc Processor by Poonacha Kongetira, Kathirgamar Aingaran, Kunle Olukotun, in IEEE Micro, March-April 2005 (英語)
• Sun Talks About Victoria Falls (英語)
• Sun PDF Which Includes Victoria Falls Info (英語)